Properly export symbols.

Get top working with the PowerPC; use it to eliminate useless branches and
moves.

Merge from default (merging in George Koehler's PowerPC changes).

Add support for preserved registers.

More opcodes.

More opcodes.

Emit negative constants correctly.

More opcodes. sti can now cope with non-standard sizes (really need a better
fix for this). Hack in crude support for mismatched stack pushes and pops (ints
vs longs).

Actually, the locals need to go above the spills and saved regs, so fp == lb.

Lots more opcodes. Rearrange the stack layout so that fp->ab is a fixed value
(needed for CHAINFP and FPTOAB). Wire up lfrs to calls via a phi when
necessary, to allow call-bra-lfr chains.

Don't generate phis if unnecessary (because this breaks the
critical-edge-splitting guarantee and causes insertion of phi copies to fail).

Mangle label names (turns out that the ACK assembler can't really cope with
labels that are the same name as instructions...).

Swaps work (at least for registers). More opcodes. Rearrange the stack layout
so we can always trivially find fp, which lets CHAINFP work.

Allow emission of strings containing ".

Fix bug where some phis weren't being inserted when a given variable definition
needed more than one phi (due to the dominance frontier containing more than
one basic block).

Remove the bytes1, bytes2, bytes4, bytes8 attributes; remove the concept of a
register 'type'; now use int/float/long/double throughout to identify
registers. Lots of register allocator tweaks and table bugfixes --- we now get
through the dreading Mathlib.mod!

Phi copies are now inserted as part of type inference. More opcodes.

More opcodes.

More opcodes.

More opcodes, including the difficult and fairly stupid los/sts.

Massive change to how IR types are handled; we use the type code for matching
rather than the size. Much cleaner and simpler.

Re-re-add the type inference layer, now I know more about how things work.
Remove that terrible float promotion code.

More opcodes.

Remove GETRET; values are now returned directly by CALL. Fix a bug in
convertstackops which was resulting in duplicate IR groups.

More opcodes.

Hacky workaround the way the Modula-2 compiler generates non-standard sized
loads and saves. More opcodes; simplified table using macros.

Typo fix.

Better (and more correct) floating point conversions; fif; various new opcodes.

fef4 and fef8 is now cleaner, albeit slower; add some more register alias
stuff.

Add (pretty crummy) support for register aliases and static pairs of registers.
We should have enough functionality now for rather buggy 8-bit ints and
doubles. Rework the table and the platform.c to match.

Add parsing support for register aliases.

Lots more opcodes; better eviction behaviour; better register moves. Lots more
PowerPC stuff (some working).

Floating point promotion is less buggy.

Merge pull request #6 from kernigh/pr-linuxppc

PowerPC fixes

Remove f14 to f31 from FREG and FSREG.

This would have happened later, if f14 to f31 became regvar (like r13
to r31 are now).  I am doing it now because ncg is too slow for rules
"with FREG FREG uses FREG".  We use such rules for adf 8 and other EM
instructions that operate on 2 floats.  Like my last commit cfbc537,
this commit speeds ncg by removing choices for register allocation.

Promote values accessed via NOP.

'!' tracing is now always emitted; tracing goes to stderr.

Add support for floating point constants.

In powerpc ncg, add a speed hack for sti 8.

ncg is too slow with this many registers.  A stack pattern "with GPR
GPR GPR" or "with REG REG REG" takes too long to pick registers,
causing ncg 8 to take about 2 seconds on each sti 8.  I introduce
REG_PAIR and there are only 4 such pairs.

For programs that use sti 8 (including C programs that copy 8-byte
structs), this speed hack improves the ncg run from several seconds to
almost instantaneous.

Also add a few COMMENT(...) lines in stacking rules.

Lots more opcodes.

Add li and mr pseudoinstructions.

Add costs to powerpc instructions.

Also show how andi., andis., or., set condition codes.

Rewrite .fif8 to avoid powerpc64 fctid

This fixes the SIGILL (illegal instruction) in startrek when firing
phasers.  The 32-bit processors in my PowerPC Mac and in QEMU don't
have fctid, a 64-bit instruction.

I got the idea from mach/proto/fp/fif8.c to extract the exponent,
clear some bits to get an integer, then subtract the integer from
the original value to get the fraction.

Add "kills MEMORY" to powerpc sti rules.

Adjust some of the loi rules (and associated moves) so we can identify
the tokens that must be in MEMORY.

With this commit, I can navigate the Enterprise even if I comment out
my work-around from e22c888.

Bolt mcg into the PowerPC backend. It doesn't build yet, but it is generating
*some* code.

Merge in the unfinished PowerPC branch.

Implement saving of dirty registers onto the stack.

Remove IND_LABEL_W and IND_LABEL_D

Because li32 always loads a label into a GPR, it is sufficient to
coerce LABEL to REG, then use IND_RC_W or IND_RC_D for indirection
through the label.

Simplify moves to and from IND_RC_*

Now that SUM_RC always has a signed 16-bit constant, it happens that
the various IND_RC_* tokens also have a signed 16-bit constant, so
we no longer need to touch the scratch register.

Refactor how powerpc ncg pushes constants.

When loc (load constant) pushes a constant, it now checks the value of
the constant and pushes any of 7 tokens.  These tokens allow stack
patterns to recognize 16-bit signed integers (CONST2), 16-bit unsigned
integers (UCONST2), multiples of 0x10000 (CONST_HZ), and other
interesting forms of constants.

Use the new constant tokens in the rules for adi, sbi, and, ior, xor.
Adjust a few other rules to understand the new tokens.

Require that SUM_RC has a signed 16-bit constant, and OR_RC and XOR_RC
each have an unsigned 16-bit constant.  The moves from SUM_RC, OR_RC,
XOR_RC to GPR no longer touch the scratch register, because the
constant is not too big.

Add missing header that was causing builds to fail on Travis.

Remove unused parts of mach/powerpc/ncg/table

Remove unused tokens GPRINDIRECTLO, HILABEL, LOLABEL, LABELI.  Also
remove an #if 0 ... #endif group of patterns.

Merge from trunk.

Various bits of cleanup; we should almost be ready to try sending this to the
assembler soon...

Oops, forgot to add the output option spec to the string!

References to the stack frame are now rendered properly.

Stop passing proc around, and use a global instead --- much cleaner.

Register spilling to the stack frame works, more or less.

Fix yet another bug to do with IR register outputs.

Function termination gets routed through an exit block; we now have prologues
and epilogues. mcgg now exports some useful data as headers. Start factoring
out some of the architecture-specific bits into an architecture-specific file.

Add a pile of new instructions used by Pascal; I'm going to need to think about
how locals and the local base are handled.

Bytes were sometimes failing to be sign extended correctly.

Allow asm names for registers which are different from the friendly names shown
in the tracing (because PowerPC register names are just numbers).

Some more opcodes.

In powerpc table, fix macros los() and his().

Change the operator in his() from a - minus to a + plus.  When los(n)
becomes negative, then his(n) needs to add 0x10000, not subtract it.

Also change los(n) to do the sign extension, because smalls(los(n))
should be true, not false.

Also change hi(n) and lo(n) to wrap n in parentheses, as (n), because
these are macros and n might still contain operators.

You can now mark a register as corrupting a certain register class; calls work,
or at least look like they work. The bad news is that the register allocator
has a rare talent for putting things in the wrong register.

Log empty hops.

Reworked loads and stores; it's now *different*, maybe not better.

Factor out the register allocation routines to make them easier to deal with.

Fix stupid issue where hop output registers were being overwritten, leading to
invalid SSA form.

Output register equality constraints work.

Make loads and stores in the table nicer; fix a place where it looked like it
was working but only accidentally.

Keep track of register types as well as attributes --- the type being how we
find new registers when evicting values. Input constraints work (they were
being ignored before). Various bug fixing so they actually work.

Add code to remove unused phis, converting to pruned SSA form, to avoid
confusing the register allocator later.

Don't allow the same IR to be added to the sequence list more than once
(sometimes happens because op_dup, but makes no sense).

Clean up the allocator a bit, in preparation for making it lots more
complicated; no semantic changes.

A few more opcodes.

A little fiddling with store instructions. The PowerPC is not friendly to
iburg.

Refactored the way hops are rendered; add support for emitting code (although
with no prologue or epilogue yet).

Register allocator now gets all the way through all of my test file without
crashing (albeit with register moves and swaps stubbed out). Correct code? Who
knows.

D'oh, need multiple passes over the edge splitter in order to properly find all
cases.

Calculate phi congruency groups; use them to solve the
importing-hreg-from-the-future problem (probably poorly).

Add pmap_remove().

The register allocator now makes a spirited attempt to honour register
attributes when allocating. Unfortunately, backward edges don't work (because
the limited def-use chain stuff doesn't work across basic blocks). Needs more
thought.

Floating point promotion was broken since the IR float change. Fix.

Add some more opcodes; rearrange the registers to be more PowerPC-friendly.

Predicates can now take numeric arguments. The PowerPC predicates have been
turned into generic ones (as they'll be useful everywhere). Node arguments for
predicates require the '%' prefix for consistency. Hex numbers are permitted.

Basic register allocation works!

Replace pmap_get() with pmap_findleft() and pmap_findright(), to allow lookups
in both directions.

Only allocate an output vreg if the instruction actually wants one.

Instruction predicates work now.

Minor cleanup.

Fix bug where pushes were being placed in the wrong blocks.

Remove stackadjust and stackoffset() from ncg.

This feature has never been used since its introduction, more than 3
years ago, in David Given's commit c93cb69 of May 8, 2013.  The commit
was for "PowerPC and M68K work".  I am not undoing the entire commit.
I am only removing the stackadjust and stackoffset() feature.

This commit removes the feature from my branch kernigh-linuxppc.  This
removal includes the mach/proto/ncg parts.  The default branch already
removed most of the feature, but kept the mach/proto/ncg parts.  That
removal happened in commit 81778b6 of May 13, 2013 (which was a merge;
git diff af0dede 81778b6).  The branch dtrg-experimental-powerpc
merged the default branch but without the removal.  That merge was
commit 4703db0f of Sep 15, 2016 (git diff 8c94b13 4703db0).  My branch
kernigh-linuxppc is off branch dtrg-experimental-powerpc, so I can no
longer get the removal by merging default.

David Given described the stackadjust feature in
  https://sourceforge.net/p/tack/mailman/message/30814691/

The instruction stackadjust would add a value to the offset, and the
function stackoffset() would return this offset.  One would use this
to track sp - fp, then omit the frame pointer by not keeping fp in a
register.

Overhaul of everything phi related; critical edge splitting now happens before
anything SSA happens; liveness calculations now look like they might be
working.

Add array_{appendall,removeall,appendallu}.

Remove most of GPRE from mach/powerpc/ncg/table

We only need GPRE in a few places where we write {GPRE, regvar(...)}
because ncgg can't parse plain regvar(...).  In all other places, a
plain GPR works.

Also remove gpr_gpr_gpr and a few other unused and fake instructions
from the list of instructions.

Rename SCRATCH to RSCRATCH.  Never stack RSCRATCH nor FSCRATCH.

Rename the scratch gpr (currently r11) from SCRATCH to RSCRATCH so I
can search for RSCRATCH without finding FSCRATCH.  I also want to
avoid confusion with the SCRATCH keyword of the old code generator (cg
which came before ncg).

Change the stacking rules to prevent stacking of RSCRATCH or FSCRATCH
or any other GPR or FPR that isn't an allocatable REG or FREG.  Then
ncgg rejects any rule that tries to stack a GPR or FPR, so change such
rules to stack a REG or FREG.

Refactor the cfg and dominance stuff to make it a lot nicer.

We're not using 'allocates' any more; clean up.