Kernel: Add mnemonics for Z80182 parallel port registers
authorWill Sowerbutts <will@sowerbutts.com>
Thu, 1 Jan 2015 13:57:10 +0000 (13:57 +0000)
committerWill Sowerbutts <will@sowerbutts.com>
Thu, 1 Jan 2015 14:49:49 +0000 (14:49 +0000)
Kernel/cpu-z180/z180.def
Kernel/cpu-z180/z180.h

index 73d33b6..27e9270 100644 (file)
@@ -63,6 +63,13 @@ ESCC_DATA_A                 .equ 0xE1                   ; ESCC Channel A data re
 ESCC_CTRL_B                 .equ 0xE2                   ; ESCC Channel B control register
 ESCC_DATA_B                 .equ 0xE3                   ; ESCC Channel B data register
 
+PORT_A_DDR                  .equ 0xED                   ; Port A data direction register
+PORT_A_DATA                 .equ 0xEE                   ; Port A data register
+PORT_B_DDR                  .equ 0xE4                   ; Port B data direction register
+PORT_B_DATA                 .equ 0xE5                   ; Port B data register
+PORT_C_DDR                  .equ 0xDD                   ; Port C data direction register
+PORT_C_DATA                 .equ 0xDE                   ; Port C data register
+
 Z182_SYSCONFIG              .equ 0xEF                   ; System Configuration Register
 Z182_ROMBR                  .equ 0xE8                   ; ROMBR register
 
index 61b4d44..3de7bf8 100644 (file)
@@ -49,9 +49,17 @@ __sfr __at (Z180_IO_BASE + 0x1D) ASCI_ASTC1H;   /* ASCI time constant register c
 __sfr __at (Z180_IO_BASE + 0x0A) CSIO_CNTR;     /* CSI/O control/status register              */
 __sfr __at (Z180_IO_BASE + 0x0B) CSIO_TRDR;     /* CSI/O transmit/receive data register       */
 
+/* On Z80182 the MIMIC, ESCC, PIA and MISC registers are at fixed addresses */
 __sfr __at (0xE0)                ESCC_CTRL_A;   /* ESCC Channel A control register            */
 __sfr __at (0xE1)                ESCC_DATA_A;   /* ESCC Channel A data register               */
 __sfr __at (0xE2)                ESCC_CTRL_B;   /* ESCC Channel B control register            */
 __sfr __at (0xE3)                ESCC_DATA_B;   /* ESCC Channel B data register               */
 
+__sfr __at (0xED)                PORT_A_DDR;    /* Port A data direction register             */
+__sfr __at (0xEE)                PORT_A_DATA;   /* Port A data register                       */
+__sfr __at (0xE4)                PORT_B_DDR;    /* Port B data direction register             */
+__sfr __at (0xE5)                PORT_B_DATA;   /* Port B data register                       */
+__sfr __at (0xDD)                PORT_C_DDR;    /* Port C data direction register             */
+__sfr __at (0xDE)                PORT_C_DATA;   /* Port C data register                       */
+
 #endif